Visto il recente e giustificato interesse verso i nuovi Barton-m ho pensato di fare una panoramica sull'intero parco cpu mobile vecchio e non, sviluppato da AMD.
Non tutti gli aspetti sono stati presi in considerazione o analizzati con la stessa accuratezza.
Pertanto, nel caso in cui alcune affermazioni o dati non vi siano chiari vi prego di leggere l'ottima guida scritta da Xp2200, che tra l'altro ringrazio per i chiarimenti e i suggerimenti.

Mi sembrava doverosa una precisazione.
Su svariati siti, si trovano più modelli ad esempio di Low Voltage; nelle tabelle ho cercato di incrociare i dati, ma prediligendo quelle versioni che sono realmente disponibili sul mercato o che almeno lo sono state, lasciando quasi sempre fuori i pezzi solo "annunciati".

Qui la spiegazione dell'Ordering Part Number:

1998

- cache L1: 32KB instruction +32KB write databack
- cache L2: esterna con una frequenza di 66Mhz
- implementazione dell'architettura RISC86 superscalare
- supporto istruzioni MMX
- Branch Prediction a 2 livelli
- 6 pipelines a bassa latenza
- Core Little Foot
- processo produttivo a 0,35 micron
- 8,8 milioni di transistor

K6 2/3P MOBILE

1999

Rispetto al primo K6 troviamo:

- istruzioni 3DNow!
- cache L2: esterna con una frequenza di 100Mhz
- Core Chompers
- Super Socket 7
- 9,3 milioni di transistor

In marzo viene presentata la versione P, che permette di salire un pò più in frequenza, provocando però un aumento dei consumi

K6-3P

- la presenza della cache a 3 livelli:
1° 64KB, 2° 256KB ( integrata nel die), 3° bus esterno ( Socket Super7) con frequenza di lavoro a 100Mhz che può indirizzare fino a 1MB di memoria ( opzionale), a differenza dei 2MB della versione desktop.
- processo produttivo a 0,25micron
- Vcore a 2.0

K6 II/III+ MOBILE

2000

Questa è l'ultima evoluzione della famiglia K6.
Per ovviare al problema dell'incremento delle frequenze ( a causa dei 6 stadi prima citati), AMD abbassa il processo produttivo, rompendo la barriera dei 500Mhz

- Core Sharptooth
- cache 1° livello 64 2-way associative, 2° livello 128KB 4-way set associative on-die ( qui la differenza rispetto ai suoi predecessori), front-bus esterno a 100Mhz
- 0,18 micron
- Vcore 2.0

Nelle versioni 500/533Mhz:

- tecnologia LowPower diventa PowerNow
- nelle istruzioni 3DNow vengono implementate le DSP

DURON MOBILE

2001

- progetto derivante dall'Athlon desktop
- miglioramento dell'intera progettazione del core, in cui viene integrata una cache di 192KB
- front side bus portato a 200Mhz DDR
- unità superscalare per il calcolo in virgola mobile

Due versioni:

1) Core Spitifire
- frequenza 600/800Mhz
- cache L2: 64KB
- istruzioni supportate: MMX, MMX+, 3DNow!, 3DNow!+

2) Core Palomino
- frequenza 800/1300Mhz
- cache L2: 256KB
- istruzioni supportate: MMX, MMX+, 3DNow!, 3DNow!+, SSE

ATHLON 4-MOBILE

2001/2002

- Core Palomino
- migliorata la gestione Low power che prevede 32 step a partire da 500MHz - 1.2V fino alla frequenza massima del processore.
- 384KB di cache die-on ( 128KB 1° livello, 256 L2)
- Socket A, lo stesso usato per i "Palomino" desktop
- istruzioni SSE1 dedicate alla gestione di flussi di dati multimediali
- Front Side Bus DDR 200Mhz
- originari della Fab30 di Dresda in Germania ad un processo di 0,18 micron, in rame

Con il modello 1500+, che segna l'inizio del Modelling Number, viene incorporata la soluzione QuantiSpeed, la quale prevede:

- microarchitettura superscalare interamente a 9 pipeline
- un’unità superscalare in virgola mobile
- cache pre-fetch dei dati a livello hardware
- Translation Look-aside Buffer, piccola cache interna che migliora la traslazione da indirizzi logici a quelli fisici

ATHLON XP-M THOROUGHBRED

2002/2003

Lo scheletro dell'architettura resta quello visto negli ultimi Duron e dell'Athlon 4 Mobile, sia a livello di progettazione che di istruzioni supportate.

E' importante però segnalare:

- l'ulteriore abbassamento del processo produttivo da 0,18 a 0,13 micron ( ne consegue l'ovvio aumento del numero dei transistors)
- il Front-Side Bus passa da 200 a 266Mhz DDR
- il PowerNow viene raffinato e il miglioramento del trattamento dei wafer di silicio porterà all'introduzione delle soluzioni Low e Ultra Low Voltage

ATHLON XP-M BARTON

2003/2004

Rispetto al Thoroughbred la cache di 2° Livello è di 512KB, il che ha permesso di salire in frequenza ( per lo meno a livello default, poi parleremo delle prestazioni in overclock), come si può notare con i modelli Desktop Replacement, 2800+ e 3000+.

Qualche riga in giù avanti troverete la scheda dettagliata e le considerazioni più importanti ( spero anche fondate :))

2003/2004

- evoluzione del progetto K7
- processo produttivo a 0,13 micron
- n° di transistor presenti nel Die: 105, 9 milioni
- Core Clawhammer
- cache L1: 128KB cache L2: 1MB
- istruzioni 64bit e compatibilità nativa con il software scritto indifferentemente per 32/64bit
- tipo di socket: Micro PGA
- 9.1GB/s di ampiezza di banda max fra cpu e resto delle componenti
- controller di memoria integrato a 64bit con 8bit ECC

Tutt'ora sono in fase di produzione e di sperimentazione, dato che per AMD rappresentano il futuro non solo riguardante il mercato mobile.
Il fattore che si stà cercando di tenere sotto controllo è il consumo di questi processori, aspetto in cui AMD ancora insegue rispetto al rivale Centrino.
In progetto, fino a poco tempo fà, c'era il modello 2700+ che avrebbe dovuto ricalcare le orme dei Low Voltage, portando la potenza massima a 35W ma con un Vcore ancora più basso.